(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-29788 (P2000-29788A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.'

G06F 12/08

識別記号

FI

テーマコード(参考)

G06F 12/08

M 5B005

В

U

審査請求 有 請求項の数12 OL (全 13 頁)

(21)出願番号

特願平10-199396

(22)出願日

平成10年7月15日(1998.7.15)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 撫原 恒平

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100088812

弁理士 ▲柳▼川 信

Fターム(参考) 5B005 JJ11 KK12 MM01 NN01 NN12


NN31 NN43 NN45 SS12

(54) 【発明の名称】 キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体

(57)【要約】

【課題】 連続したアドレスへ大量のデータを書込む時のキャッシュ・ミス処理を高速化し、そのキャッシュ・ミス処理を含むソフトウェアの実行速度が改善可能なキャッシュメモリシステムを提供する。

【解決手段】 汎用プロセッサ1の命令セット10中に従来のキャッシュ制御手法に従う通常のライト命令(書込み、ストア)11と、本発明の一実施例によるキャッシュ制御手法に従うキャッシュ・ミス用ライト命令12とが夫々別の命令として用意されている。キャッシュ・ミスの処理を行う必要がある場合、キャッシュ・ミス用ライト命令12は書込みアドレスに相当するメインメモリ21のアドレスからデータを読込むことなく、キャッシュ・ライン27を書込みデータで更新し、そのライン27のVビット24及びMビット25の双方を"1"にセットする。



10

【特許請求の範囲】

【請求項1】 メインメモリと、前記メインメモリに格 納されたデータの一部を保持するキャッシュメモリとを 含むキャッシュメモリシステムであって、/前記キャッシ ュメモリに対するライトキャッシュ・ミスが発生した際 に当該ライトキャッシュのデータを格納する前記キャッ シュメモリのアドレスを選択する選択手段と、前記選択 手段で選択されたアドレスに対応する前記キャッシュメ モリのデータが有効か無効かを判定する判定手段と
/ 前 記判定手段が当該データを無効と判定した時に当該デー タに対応する前記メインメモリのデータを前記キャッシ ュメモリに読込むことなく前記ライトキャッシュ時のデ ータを前記選択手段で選択されたアドレスに書込む書込 み手段とを有することを特徴とするキャッシュメモリシ ステム。

【請求項2】 前記選択手段は、データのライト要求時 にそのライト対象のアドレスが前記キャッシュメモリの アドレスと一致しない場合及びそのライト対象のアドレ スが前記キャッシュメモリのアドレスと一致しても当該 アドレスのデータが無効である場合のいずれか一方の場 合に前記ライト対象のデータを格納するアドレスを選択 するよう構成したことを特徴とする請求項1記載のキャ ッシュメモリシステム。/

【請求項3】 前記判定手段は、前記選択手段で選択さ れたアドレスに対応する前記キャッシュメモリのデータ が有効か無効かを示すバリッドビットが無効を示す場合 と前記選択手段で選択されたアドレスに対応する前記キ ャッシュメモリのデータが前記メインメモリ上のデータ よりも新しいか否かを示すモデファイビットが新しくな いことを示す場合とのうちのいずれかの場合に前記選択 30 手段で選択されたアドレスに対応する前記キャッシュメ モリのデータを無効と判定するよう構成したことを特徴 とする請求項1または請求項2記載のキャッシュメモリ システム。

【請求項4】 前記書込み手段が前記ライトキャッシュ 時のデータを前記選択手段で選択されたアドレスに書込 んだ後に当該アドレスに対応する前記バリッドビットに 当該データが有効であることを示す値をセットしかつ前 記選択されたアドレスに対応する前記モデファイビット に当該データが書換えられたことを示す値をセットする 40 手段を含むことを特徴とする請求項3記載のキャッシュ メモリシステム。

【請求項5】 メインメモリと、前記メインメモリに格 納されたデータの一部を保持するキャッシュメモリとを 含むキャッシュメモリシステムのキャッシュ制御方法で あって、前記キャッシュメモリに対するライトキャッシ ュ・ミスが発生した際に当該ライトキャッシュのデータ を格納する前記キャッシュメモリのアドレスを選択する ステップと、その選択されたアドレスに対応する前記キ

ップと、当該データが無効と判定された時に当該データ に対応する前記メインメモリのデータを前記キャッシュ メモリに読込むことなく前記ライトキャッシュ時のデー タを前記選択手段で選択されたアドレスに書込むステッ プとを有することを特徴とするキャッシュ制御方法。

【請求項6】 前記キャッシュメモリのアドレスを選択 するステップは、データのライト要求時にそのライト対 象のアドレスが前記キャッシュメモリのアドレスと一致 しない場合及びそのライト対象のアドレスが前記キャッ シュメモリのアドレスと一致しても当該アドレスのデー タが無効である場合のいずれか一方の場合に前記ライト 対象のデータを格納するアドレスを選択するようにした ととを特徴とする請求項5記載のキャッシュ制御方法。 【請求項7】 前記前記キャッシュメモリのデータが有 効か無効かを判定するステップは、前記選択されたアド レスに対応する前記キャッシュメモリのデータが有効か 無効かを示すバリッドビットが無効を示す場合と前記選 択手段で選択されたアドレスに対応する前記キャッシュ メモリのデータが前記メインメモリ上のデータよりも新 しいか否かを示すモデファイビットが新しくないことを 示す場合とのうちのいずれかの場合に前記選択されたア ドレスに対応する前記キャッシュメモリのデータを無効 と判定するようにしたことを特徴とする請求項5または 請求項6記載のキャッシュ制御方法。

【請求項8】 前記ライトキャッシュ時のデータが前記 選択手段で選択されたアドレスに書込まれた後に当該ア ドレスに対応する前記パリッドビットに当該データが有 効であるととを示す値をセットしかつ前記選択されたア ドレスに対応する前記モデファイビットに当該データが 書換えられたことを示す値をセットするステップを含む ことを特徴とする請求項7記載のキャッシュ制御方法。 【請求項9】 コンピュータに、メインメモリに格納さ れたデータの一部を保持するキャッシュメモリを制御さ せるためのキャッシュ制御プログラムを記録した記録媒 体であって、前記キャッシュ制御プログラムは前記コン ピュータに、前記キャッシュメモリに対するライトキャ ッシュ・ミスが発生した際に当該ライトキャッシュのデ ータを格納する前記キャッシュメモリのアドレスを選択 させ、その選択されたアドレスに対応する前記キャッシ ュメモリのデータが有効か無効かを判定させ、当該デー タが無効と判定された時に当該データに対応する前記メ インメモリのデータを前記キャッシュメモリに読込むと となく前記ライトキャッシュ時のデータを前記選択手段 で選択されたアドレスに書込ませることを特徴とするキ ャッシュ制御プログラムを記録した記録媒体。

【請求項10】 前記キャッシュ制御プログラムは前記 コンピュータに、前記キャッシュメモリのアドレスを選 ·択させる際に、データのライト要求時にそのライト対象 のアドレスが前記キャッシュメモリのアドレスと一致し ャッシュメモリのデータが有効か無効かを判定するステ 50 ない場合及びそのライト対象のアドレスが前記キャッシ

ュメモリのアドレスと一致しても当該アドレスのデータ が無効である場合のいずれか一方の場合に前記ライト対 象のデータを格納するアドレスを選択させることを特徴 とする請求項9記載のキャッシュ制御プログラムを記録 した記録媒体。

【請求項11】 前記キャッシュ制御プログラムは前記 コンピュータに、前記前記キャッシュメモリのデータが 有効か無効かを判定させる際に、前記選択されたアドレ スに対応する前記キャッシュメモリのデータが有効か無 効かを示すバリッドビットが無効を示す場合と前記選択 10 手段で選択されたアドレスに対応する前記キャッシュメ モリのデータが前記メインメモリ上のデータよりも新し いか否かを示すモデファイビットが新しくないことを示 す場合とのうちのいずれかの場合に前記選択されたアド レスに対応する前記キャッシュメモリのデータを無効と 判定させることを特徴とする請求項9または請求項10 記載のキャッシュ制御プログラムを記録した記録媒体。 【請求項12】 前記キャッシュ制御プログラムは前記 コンピュータに、前記ライトキャッシュ時のデータが前 記選択手段で選択されたアドレスに書込まれた後に当該 20 アドレスに対応する前記バリッドビットに当該データが

有効であることを示す値をセットさせかつ前記選択され

たアドレスに対応する前記モデファイビットに当該デー

タが書換えられたことを示す値をセットさせることを特

徴とする請求項11記載のキャッシュ制御プログラムを

記録した記録媒体。 【発明の詳細な説明】

 $\{0001\}$

【発明の属する技術分野】本発明はキャッシュメモリシ ステム及びそれに用いるキャッシュ制御方法並びにその 30 制御プログラムを記録した記録媒体に関し、特にマイク ロプロセッサ等のキャッシュメモリシステムにおけるラ イト動作を高速化するためのキャッシュ制御方法に関す る。

[0002]

【従来の技術】現在、マルチメディア処理はテレビゲー ム機やインタネット端末といった安価な民生用家電製品 から、カーナビゲーションシステムやバーソナルコンビ ュータといった比較的高性能な製品まで、様々な情報機 器で必要とされている。とれらの機器で用いられるマル チメディア処理には音声、オーディオ、ビデオ信号各々 の圧縮や伸張、及び2次元や3次元のグラフィックス処 理等が含まれる。これらのマルチメディア処理では膨大 なデータに対し、多くの演算を行う必要がある。

【0003】従来、上記のマルチメディア処理において は、機器全体の制御やユーザインタフェースを行う汎用 プロセッサに加え、特定のマルチメディア処理を専用に 行うLSI(大規模集積回路)を機器へ組込むことで、 処理能力の要求を満たしてきている。

の性能向上によって、専用LSIを組込まなくても、汎 用プロセッサ上のソフトウェアによって充分な速度でマ ルチメディア処理が行えるようになりつつある。

【0005】専用LSIを汎用プロセッサ上のマルチメ ディア処理ソフトウェアで代替すると、専用LSIとい う付加ハードウェアが不要になるため、機器を安価に構 成することができ、その機能をソフトウェアの変更によ って容易に実現することができる。例えば、ソフトウェ アの変更によって、オーディオの伸張とビデオ信号の伸 張とを切替えることができる。

【0006】上記のように、ソフトウェアによるマルチ メディア処理は利点が多いため、現在の汎用プロセッサ では処理能力が不足する応用でもソフトウェア処理でカ バーしようと、汎用プロセッサにマルチメディア処理専 用の演算命令を導入し、マルチメディア処理性能を向上 させることも一般的である。

【0007】上記のようなマルチメディア処理命令につ いては、"VIS SpeedsNew Media Processing," (Marc Trembla yah, IEEE Micro, pp. 10~20, A ug. 1996), "Intel's MMX Spe eds Multimedia" (LinleyGwe nnap, Microprocessor Repor t, Vol. 10, No. 3, pp. 1, 6~10, M. ar. 5, 1996), "NEC V830R/AV Handles Real-Time MPEG-2" (JimTurley, Microprocessor Report, Vol. 11, No. 12, pp.

5, Sep. 15, 1997) 等に記載されている。 【0008】上記の論文に記載されたマルチメディア処 理専用の命令セットはレジスタを分割して複数のデータ を格納し、1命令で並列に演算を行うことで、データ並 列性の高い処理における処理能力を向上させている。例 えば、64ビット長のレジスタに16ビット長のデータ 4個を格納し、1命令でとれらのデータに対して4並列 演算を行える。とのようなデータ並列を利用する演算命 令を以下、SIMD(Single-lnstruct ion Multple-Data) 命令と呼ぶ。

【0009】汎用プロセッサで効率良くマルチメディア 40 処理を行うには、SIMD命令を導入して演算能力を強 化すると同時に、メモリシステムを強化し、演算能力に 見合ったレートでメモリシステム上のデータが演算器へ 供給されるように、また演算後のデータがメモリシステ ムに格納されるようにすることが重要である。

【0010】図4~図6を参照して汎用プロセッサ5を 用いたシステムの典型的なメモリシステム2の構成及び データアクセス時の動作について説明する。 図4 に示す ように、汎用プロセッサ5に接続されるメモリシステム 2は大容量なメインメモリ21と、髙速なキャッシュメ 【0004】しかしながら、最近では、汎用プロセッサ 50 モリ22とを組合わせて構成され、メインメモリ21及

テップS13)。

びキャッシュメモリ22を制御するメモリ制御回路20 を備えている。

【0011】メインメモリ21に格納されたデータのう ち、頻繁にアクセスされる一部のデータのコピーがキャ ッシュメモリ22に格納され、汎用プロセッサ5がデー タアクセスを行う時に、キャッシュメモリ22上に目的 のデータが存在すれば、低速なメインメモリ21ではな く、高速なキャッシュメモリ22をアクセスするよう制 御し、プログラムの実行速度を改善する。

個のライン27に分割され、ライン27毎に制御情報を 付加し、状態を管理する。1個のライン27が保持する データのサイズは通常、16~64バイトである。制御 情報としては1ライン27毎に、保持しているデータ2 6のメインメモリ21上のアドレスの上位ピットを示す タグ23と、データ26が有効であることを示すバリッ ド(V) ビット24と、データ26が更新されたことを 示すモディファイ (M) ビット25とが付加される。

【0013】Vビット24はそのライン27のデータ2 6が有効か無効かを示す。以下、Vビット24が"1" の時にはそのライン27のデータ26を有効とし、

"0"の時にはデータ26を無効とする。

【0014】Mビット25はそのライン27のデータ2 6が更新されており、キャッシュメモリ22上のデータ 26がメインメモリ21上のデータより新しいか、更新 されておらず、キャッシュメモリ22上のデータ26と メインメモリ21上のデータとが等しいかを示す。以 下、Mビットが"1"の時にはキャッシュメモリ22上 のデータ26がメインメモリ21上のデータより新しい とし、"0"の時にはキャッシュメモリ22上のデータ 30 26とメインメモリ21上のデータとが等しいものとす る。

【0015】図4に示すように、汎用プロセッサ5とキ ャッシュメモリ22とは論理的に独立した機能を持って いるが、物理的には同一のLSIチップ上に集積されて いる場合、別チップだが同一のマルチチップモジュール やカートリッジ内に組込まれている場合等がある。

【0016】また、図4に示す例では汎用プロセッサ5 とメインメモリ21との間に存在するキャッシュメモリ 22は1段だが、より高性能なメモリシステム2を構成 40 するためにはキャッシュメモリ22を多段にすることも ある。

【0017】データリード時のキャッシュメモリ22の 制御について、図5を参照しながら説明する。汎用プロ セッサ5からキャッシュメモリ22にアドレスArのデ ータのリード要求があったとする。メモリ制御回路20 はアドレスArの上位ビットと同じタグ23の値を持つ ライン27を検索する(図5ステップS11)。

【0018】アドレスArの上位ビットと同じタグ23 の値を持つライン27が存在し、とのラインをラインi 50 らに、メモリ制御回路20はラインiのMピットを

とすると、メモリ制御回路20はラインiのVビット2 4を調べ (図5ステップS12)、Vビット24が "1" ならば、ライン i が目的のデータを含んでいるた め(キャッシュ・ヒット)、ラインiのデータ26のう ち必要とされる部分を汎用プロセッサ5に返す(図5ス

【0019】キャッシュメモリ22中に、アドレスAr

の上位ビットと同じタグ23の値を持つラインが存在し ない時、または存在してもVピット24が"0"の時、 【0012】キャッシュメモリ22は通常、数百~数千 10 キャッシュメモリ22中に目的のデータが存在しない (キャッシュ・ミス)ので、メモリ制御回路20は適当 なライン (ライン)とする) を選択し (図5ステップS 14)、メインメモリ21上のアドレスArのデータを ラインjにコピーする(図5ステップS18)。

> 【0020】但し、メモリ制御回路20は選択したライ ン」のVビット24及びMビット25を調べ (図5ステ ップS15, S16)、それらがともに"1"の時には ライン」がメインメモリ21よりも新しいデータを保持 しているので、ライン j のデータをメインメモリ21の 20 対応するアドレスへ書き戻した後(図5ステップS1 7)、アドレスArのデータをラインjにコピーする (図5ステップS18)。

【0021】その後、メモリ制御回路20はVビット2 4を"1" に、Mビット25を"0" に夫々設定し(図 5ステップS19)、ラインjがメインメモリ21のデ ータの有効なコピーを保持していることを示し、ライン jのデータのうち必要な部分を汎用プロセッサ5へ返す (図5ステップS20)。このとき、ライン27の値j は通常、アドレスArの値や各ラインの使用状況によっ て適切に選ばれるが、その手法については公知であるの で、その詳細な説明は省略する。

【0022】次に、データライト時のキャッシュメモリ 22の制御について、図6を参照しながら説明する。と こでは、特にライト・バック方式と呼ばれるキャッシュ 制御方式について説明する。尚、とのデータライトは汎 用プロセッサ5内の命令セット50に含まれるライト命 令(書込み、ストア)51によって実行される。

【0023】汎用プロセッサ5からキャッシュメモリ2 2にアドレスAwのデータのライト要求があったとす る。メモリ制御回路20はアドレスAwの上位ビットと 同じタグ23の値を持つライン27を検索する(図6ス テップS31)。

【0024】アドレスAwの上位ビットと同じタグ23 の値を持つライン27がキャッシュメモリ22上に存在 し、そのラインをラインiとすると、メモリ制御回路2 0はライン i のVビット2 4を調べ(図6ステップS3 Vビット24が"1"ならば、ラインiが目的の データを含んでいるため (キャッシュ・ヒット)、ライ ンi上のデータを書換える(図6ステップS33)。さ

(5)

"1" にし(図6ステップS34)、メインメモリ21 上のデータよりキャッシュ・ラインi上のデータが新し いととを示す。

7

【0025】キャッシュメモリ22中に、アドレスAw の上位ビットと同じタグ値を持つラインが存在しない 時、または存在してもVビット24が"0"の時、キャ ッシュメモリ22中に目的のデータは存在しない(キャ ッシュ・ミス)ので、メモリ制御回路20は適当なライ ン(ラインうとする)を選択し(図6ステップS3 5)、メインメモリ21上のアドレスAwのデータをラ 10 イン」にコピーする(図6ステップS39)。

【0026】但し、メモリ制御回路20は選択したライ ンjのVビット24及びMビット25を調べ (図6ステ ップS36、S37)、それらがともに"1"の時には ライン j がメインメモリ2 1 よりも新しいデータを保持 しているので、ラインjのデータをメインメモリ21の 対応するアドレスへ書戻した後(図6ステップS3 8)、アドレスAwのデータをライン」にコピーする (図6ステップS39)。

【0027】その後、メモリ制御回路20はラインjの 20 データを更新し(図6ステップS40)、ライン」のV ビット24及びMビット25をともに"1"にし(図6 ステップS41)、キャッシュメモリ22のライン j 上 に有効なデータがあり、メインメモリ21上のデータよ りキャッシュメモリ22のライン」上のデータが新しい ことを示す。リードキャッシュ・ミスの時と同様に、ラ イン27の値」は通常、アドレスAwの値や各ラインの 使用状況によって適切に選ばれるが、その手法について は公知であるので、その詳細な説明は省略する。

wにある値をいったんキャッシュメモリ22に読込むの は、一度に書換えられるデータがキャッシュ・ラインう の一部のみだからである。キャッシュの1ラインは通 常、16~64バイトのデータを保持するが、1個のデ ータ書込み命令は通常、1~8バイトのデータを書込 む。キャッシュ・ラインjのデータのうち、データ書込 みによって更新されなかったデータは、メインメモリ2 1上で対応するデータの値と一致していなくては整合性 が保たれない。

[0029]

【発明が解決しようとする課題】一般的に、マルチメデ ィア処理では大量の演算結果を連続したアドレスへ書込 むことが多い。例えば、ビデオ画像の圧縮規格である! TU-T勧告H. 261, H. 262, H. 263, M PEG (Moving Picture Expert s Group) - 1 ビデオ (ISO/IEC1117 2. "Information Technology -Coding of Moving Picture s and Associated Audio fo

p tol. 5Mbit/s"), MPEG-2ビデオ (ISO/IEC13818-2, "Informat ion Technology-Generic Co ding of of Moving Picture s and Associated Audio") & 従って圧縮されたビットストリームを伸張し、ビデオ画 像を再生する場合、再生画像はメインメモリ上に確保し たフレームバッファに書込まれる。

【0030】例えば、MPEG-2 Main Lev elで一般的に用いられる解像度である720×480 画素の画像を伸張した場合、1ピクチャあたり輝度信号 に345、600パイトの連続した領域を、色差信号2 枚に各86,400バイトの連続した領域をメインメモ リ上に確保する。

【0031】すなわち、1ピクチャあたり506Kバイ トのメモリ量が必要である。MPEG-2で用いられる 双方向動き予測を実現するには最低でも3枚のピクチャ を保持する必要があるため、MPEG-2ビデオ伸張ソ フトウェアの作業領域は最低でも1.5Mバイト必要に なる。キャッシュメモリの容量は通常数十~数百Kバイ トであり、これだけの量のデータをすべて保持すること はできない。したがって、フレームバッファアクセスで はデータキャッシュ・ミスが頻発し、高速なMPEG-2ビデオ伸張ソフトウェア作成のための障害となってい る。

【0032】さらに、1秒間に30枚の画像をリアルタ イム再生するには、毎秒14.8Mバイトのデータをメ インメモリに書込む必要がある。との書込みがデータキ ャッシュ・ミスを引き起としていると考えると、キャッ 【0028】ライトキャッシュ・ミスの時、アドレスA 30 シュメモリとメインメモリとの整合性を保つために、伸 張データの書込みの前に、メインメモリからキャッシュ メモリへ同じ量のデータを読込んでいるため、この2 倍、毎秒29.6Mパイトのデータアクセスがメインメ モリに対して発生していることになる。この量は、例え ば、32bit幅66MHz動作のバスのバンド幅の1 1. 5%にも達し、その処理性能上無視することができ ない。

> 【0033】図7に連続したアドレスへデータをライト した時のキャッシュメモリとメインメモリとの間のデー 40 タのやり取りと、キャッシュメモリ及びメインメモリ上 のデータの変化とを示す。

【0034】典型的な例として、キャッシュの1ライン のデータサイズを16パイト、ライトするデータのサイ ズを4バイトと仮定する。ここで、メインメモリのアド レスAwから4個の4パイト・データNO, NI, N 2, N3を1個ずつライトした場合を考える。

【0035】さらに、キャッシュメモリ上にはアドレス Awのデータが最初存在しないものとし、アドレスAw のデータを保持するキャッシュ・ラインiは不定値U r Digital Storage Media u 50 0, U1, U2, U3を格納しているものとする。

【0036】最初に、アドレスAwに値NOをライトし た場合の動作を考える。アドレスAwへの値NOのライ ト要求が発生した時 [図7の(11)参照]、アドレス Awのデータはキャッシュメモリ上に存在しないために キャッシュ・ミスが発生し、メインメモリ上のアドレス Awから1ライン16パイト分のデータM0, M1, M 2, M3 [図7の47参照] がキャッシュ・ラインi に 読込まれる [図7の(17)及び42参照]。その後、 ラインiのデータのうちアドレスAwからの4バイト分 のデータに相当するMOがNOによって上書きされる 10 [図7の(12)及び43参照]。

9

【0037】次に、隣接するアドレスAw+4に4バイ トのデータN1がライトされる [図7の(13)参 照]。アドレスAwから1ライン16パイト分のデータ はキャッシュメモリ上に存在するため、このライトはキ ャッシュにヒットし、ラインi上のアドレスAw+4に 相当するデータをN1に更新する[図7の44参照]。 【0038】三番目に、隣接するアドレスAw+8に、 4バイトのデータN2がライトされる [図7の(14) 参照]。アドレスAwから1ライン16パイト分のデー 20 タはキャッシュメモリ上に存在するため、このライトは キャッシュにヒットし、ライン i 上のアドレスAw+8 に相当するデータをN2に更新する[図7の45参 照】。

【0039】最後に、隣接するアドレスAw+12に、 4バイトのデータN3がライトされる [図7の(15) 参照]。アドレスAwから1ライン16バイト分のデー タはキャッシュメモリ上に存在するため、このライトは キャッシュにヒットし、ラインi上のアドレスAw+1 2に相当するデータをN3に更新する[図7の46参

【0040】以上、NO, N1, N2, N3のライトに よって、キャッシュ・ラインi上のデータはすべて書換 えられており、メインメモリ上のアドレスAwから1ラ イン16パイト分のデータ47よりも新しい。したがっ て、ラインiに別のアドレスのデータを格納する時に は、まずラインiのデータをメインメモリに書戻す必要 がある [図7の(16)及び48参照]。

【0041】そとで、本発明の目的は上記の問題点を解 消し、連続したアドレスへ大量のデータを書込む時のキ 40 ャッシュ・ミス処理を高速化することができ、そのキャ ッシュ・ミス処理を含むソフトウェアの実行速度を改善 することができるキャッシュメモリシステム及びそれに 用いるキャッシュ制御方法並びにその制御プログラムを 記録した記録媒体を提供することにある。

[0042]

【課題を解決するための手段】本発明によるキャッシュ メをリシステムは、*メイン*メモリと、前記メインメモリ に格納されたデータの一部を保持するキャッシュメモリ とを含むキャッシュメモリシステムであって、前記キャ 50 キャッシュ・ラインを書込みデータで更新し、Vビット

ッシュメモリに対するライトキャッシュ・ミスが発生し た際に当該ライトキャッシュのデータを格納する前記キ ャッシュメモリのアドレスを選択する選択手段と、前記 選択手段で選択されたアドレスに対応する前記キャッシ ュメモリのデータが有効か無効かを判定する判定手段 と、前記判定手段が当該データを無効と判定した時に当 該データに対応する前記メインメモリのデータを前記キ ャッシュメモリに読込むことなく前記ライトキャッシュ 時のデータを前記選択手段で選択されたアドレスに書込 む書込み手段とを備えている。

【0043】本発明によるキャッシュ制御方法は、メイ ンメモリと、前記メインメモリに格納されたデータの一 部を保持するキャッシュメモリとを含むキャッシュメモ リシステムのキャッシュ制御方法であって、前記キャッ シュメモリに対するライトキャッシュ・ミスが発生した 際に当該ライトキャッシュのデータを格納する前記キャ ッシュメモリのアドレスを選択するステップと、その選 択されたアドレスに対応する前記キャッシュメモリのデ ータが有効か無効かを判定するステップと、当該データ が無効と判定された時に当該データに対応する前記メイ ンメモリのデータを前記キャッシュメモリに読込むこと なく前記ライトキャッシュ時のデータを前記選択手段で 選択されたアドレスに書込むステップとを備えている。 【0044】本発明によるキャッシュ制御プログラムを 記録した記録媒体は、コンピュータに、メインメモリに 格納されたデータの一部を保持するキャッシュメモリを 制御させるためのキャッシュ制御プログラムを記録した 記録媒体であって、前記キャッシュ制御プログラムは前 記コンピュータに、前記キャッシュメモリに対するライ 30 トキャッシュ・ミスが発生した際に当該ライトキャッシ ュのデータを格納する前記キャッシュメモリのアドレス を選択させ、その選択されたアドレスに対応する前記キ ャッシュメモリのデータが有効か無効かを判定させ、当 該データが無効と判定された時に当該データに対応する 前記メインメモリのデータを前記キャッシュメモリに読 込むことなく前記ライトキャッシュ時のデータを前記選 択手段で選択されたアドレスに書込ませている。

【0045】すなわち、本発明のキャッシュメモリシス テムは、データと、保持しているデータのメインメモリ 上のアドレスの上位ビットを示すタグと、データが有効 であることを示すバリッド(V)ビットと、データが更 新されたことを示すモディファイ(M)ビットとを含む 複数のキャッシュ・ラインから構成されている。

【0046】本発明のキャッシュメモリシステムは、キ ャッシュメモリへの書込み時、キャッシュ中に書込みア ドレスの上位ビットと一致するタグを持ち、かつVビッ トが"1"であるラインが存在せず、キャッシュ・ミス の処理を行う必要がある時、書込みアドレスに相当する メインメモリのアドレスからデータを読込むことなく、

及びMビットの双方を"1"にセットしている。

【0047】 このため、メインメモリのアドレスからデ ータを読込む時間を削減できる。よって、連続したアド レスへ大量のデータを書込む時のキャッシュ・ミス処理 を髙速化することが可能となり、そのキャッシュ・ミス 処理を含むソフトウェアの実行速度を改善するととが可 能となる。

HO048]

【発明の実施の形態】次は、本発明の一実施例について 図面を参照して説明する。図1は本発明の一実施例によ 10 るきャッシュメモゾシステムの構成を示すブロック図で ある。図において、本発明の一実施例によるキャッシュ メモリシステムは汎用プロセッサ」と、汎用プロセッサ 1に接続されるメモリ・システム2とから構成されてい る。

【0049】汎用プロセッサ1はライト命令(書込み、 ストア)1 1 とキ<u>ャッシュミス用ライ</u>ト命会<u>1 2 と</u>を含 む命令セット10を持ち、ソフトウェア実行時、メモリ システム2に格納されたデータをリード・ライトする。 尚、命令セット10はROM(リードオンリメモリ)や 20 なライン (ライン j とする) を選択し (図 5 ステップ S IC(集積回路)メモリ等に格納可能である。

【0050】メモリシステム2は大容量なメインメモリ 21と、高速なキャッシュメモリ22とを組合わせて構 成され、メインメモリ21及びキャッシュメモリ22を 制御するメモリ制御回路20を備えている。

【0051】キャッシュメモリ22は数百~数千個のラ イン27に分割され、ライン27毎に制御情報を付加 し、状態を管理する。1個のライン27が保持するデー タのサイズは16~64バイトである。

【0052】制御情報としては1ライン27毎に、保持 30 しているデータ26のメインメモリ21上のアドレスの 上位ビットを示すタグ23と、データ26が有効である ことを示すバリッド (V) ビット24と、データ26が 更新されたことを示すモディファイ (M) ビット25と が付加される。

【0053】Vビット24はそのライン27のデータ2 6が有効か無効かを示す。以下、Vビット24が"1" の時にはそのライン27のデータ26を有効とし、

"0"の時にはデータ26を無効とする。

【0054】Mビット25はそのライン27のデータ2 40 6が更新されており、キャッシュメモリ22上のデータ 26がメインメモリ21上のデータより新しいか、更新 されておらず、キャッシュメモリ22上のデータ26と メインメモリ21上のデータとが等しいかを示す。以 下、Mビットが"1"の時にはキャッシュメモリ22上 のデータ26がメインメモリ21上のデータより新しい とし、"0"の時にはキャッシュメモリ22上のデータ 26とメインメモリ21上のデータとが等しいものとす る。

ド時の動作は図5に示す従来の技術と同様である。すな わち、汎用プロセッサ1からキャッシュメモリ22にア ドレスArのデータのリード要求があったとする。メモ リ制御回路20はアドレスArの上位ビットと同じタグ 23の値を持つライン27を検索する(図5ステップS 11).

【0056】アドレスArの上位ビットと同じタグ23 の値を持つライン27が存在し、とのラインをラインi とすると、メモリ制御回路20はラインiのVビット2 4を調べ(図5ステップS12)、Vビット24が "1" ならば、ライン i が目的のデータを含んでいるた め(キャッシュ・ヒット)、ラインiのデータ26のう ち必要とされる部分を汎用プロセッサ1に返す(図5ス テップS13)。

【0057】キャッシュメモリ22中に、アドレスAr の上位ビットと同じタグ23の値を持つラインが存在し ない時、または存在してもVビット24が"0"の時、 キャッシュメモリ22中に目的のデータが存在しない (キャッシュ・ミス)ので、メモリ制御回路20は適当 14)、メインメモリ21上のアドレスArのデータを ライン j にコピーする (図5ステップS18)。

【0058】但し、メモリ制御回路20は選択したライ ンjのVビット24及びMビット25を調べ (図5ステ ップS15、S16)、それらがともに"1"の時には ライン j がメインメモリ2 1 よりも新しいデータを保持 しているので、ライン j のデータをメインメモリ21の 対応するアドレスへ書き戻した後(図5ステップS1 7)、アドレスArのデータをライン」にコピーする (図5ステップS18)。

【0059】その後、メモリ制御回路20はVビット2 4を"1"に、Mビット25を"0"に夫々設定し(図 5ステップS19)、ライン」がメインメモリ21のデ ータの有効なコピーを保持していることを示し、ライン jのデータのうち必要な部分を汎用プロセッサ] へ返す (図5ステップS20)。 とのとき、ライン27の値j は通常、アドレスArの値や各ラインの使用状況によっ て適切に選ばれるが、その手法については公知であるの で、その詳細な説明は省略する。

【0060】図2は本発明の一実施例によるデータライ ト時の動作を示すフローチャートである。とれら図1及 び図2を参照して本発明の一実施例によるデータライト 時の動作について説明する。

【0061】汎用プロセッサ1からキャッシュメモリ2 2にアドレスAwのデータのライト要求があったとす る。メモリ制御回路20はアドレスAwの上位ビットと 同じタグ23の値を持つライン27を検索する(図2ス テップS l)。

【0062】アドレスAwの上位ピットと同じタグ23 【0055】本発明の一実施例においても、データリー 50 の値を持つライン27が存在し、このラインをラインi

とすると、メモリ制御回路20はラインiのVビット2 4を調べ(図2ステップS2)、Vビット24が"1" ならば、ラインiが目的のデータを含んでいるため(キ ャッシュ・ヒット)、ライン i 上のデータを書換える (図2ステップS3)。さらに、メモリ制御回路20は ラインiのMビットを"1"にし(図2ステップS 4)、メインメモリ21上のデータよりキャッシュ・ラ インi上のデータが新しいことを示す。

13

【0063】キャッシュメモリ22中に、アドレスAw の上位ピットと同じタグ23の値を持つラインが存在し 10 きされるのみである [図3の(2)及び32参照]。 ない時、または存在してもVビット24が"0"の時、 キャッシュメモリ22中に目的のデータは存在しない (キャッシュ・ミス)ので、メモリ制御回路20は適当 なライン (ライン j とする) を選択し (図2ステップS 5)、その後、ラインjにデータをライトする(図2ス テップS9)。

【0064】但し、メモリ制御回路20は選択したライ ンjのVビット24及びMビット25を調べ(図2ステ ップS6、S7)、それらがともに"1"の時にはライ ンjがメインメモリ21よりも新しいデータを保持して 20 いるので、ライン」のデータをメインメモリ21の対応 するアドレスへ書き戻した後(図2ステップS8)、ラ イン j にデータをライトする(図2ステップS9)。 【0065】その後、メモリ制御回路20はラインjの Vピット24及びMピット25をともに"1"にし(図 2ステップS10)、メインメモリ21上のデータより キャッシュ・ラインi上のデータが新しいことを示す。 リードキャッシュ・ミス時と同様に、ライン27の値j は通常、アドレスAwの値や各ラインの使用状況によっ て適切に選ばれるが、その手法については公知であるの で、その詳細な説明は省略する。

【0066】図3は本発明の一実施例によるデータライ ト時の動作を示す図である。この図3を参照して本発明 の一実施例によってキャッシュ・ミス時の処理がどのよ うに高速化されるのかを説明する。

【0067】図3は図7に示す動作と同様に、連続した アドレスヘデータをライトした時のキャッシュメモリ制 御手法で制御されるキャッシュメモリ22とメインメモ リ21との間のデータのやり取りと、キャッシュメモリ 22及びメインメモリ21上のデータの変化とを示す。 【0068】この場合、図7と同様に、キャッシュの1 ラインのデータサイズを16バイト、ライトするデータ のサイズを4バイトと仮定し、メインメモリ21のアド レスAwから4個の4パイトのデータNO, N1, N 2, N3を1個ずつライトした場合を考える。さらに、 これも図7と同様に、開始時にキャッシュメモリ22上 にはアドレスAwのデータが存在しないものとし、アド レスAwのデータを保持する予定のキャッシュ・ライン iは不定値U0, U1, U2, U3を格納しているもの とする[図3の31参照]。

【0069】最初に、アドレスAwに値NOをライトす る要求が発生した場合 [図3の(1)参照]の動作を考 える。このとき、アドレスAwのデータはキャッシュ上 に存在しないため、キャッシュ・ミスが発生するが、本 発明の一実施例では従来例とは異なり、メインメモリ2 1上のアドレスAwから1ライン分のデータMO, M 1, M2, M3をキャッシュ・ライン i に読込むことが 行われず、ライン i のデータのうちアドレス A wからの 4バイト分のデータに相当するUOがNOによって上書 【0070】 ライン i のデータのうちアドレスAw+ 4、Aw+8、Aw+12に相当するデータは不定値U 1, U2, U3であり、メインメモリ21の値M1, M 2、M3を反映しない。しかしながら、キャッシュのヒ ット・ミス判定時にはライン i がメインメモリ2 1上の

【0071】次に、隣接するアドレスAw+4に4バイ トのデータN 1 がライトされる [図3の(3)参照]。 ヒット・ミス判定時にはアドレスAwから1ライン16 バイト分のデータがキャッシュメモリ22上に存在する と扱われるため、このデータNIのライトはキャッシュ にヒットし、ラインi上のアドレスAw+4に相当する データがN1に更新される[図3の33参照]。

アドレスAwから1ライン16パイト分のデータを保持

しているとみなされる。

【0072】三番目に、隣接するアドレスAw+8に4 バイトのデータN2がライトされる [図3の(4)参 照]。ヒット・ミス判定時にはアドレスAwから1ライ ン16バイト分のデータがキャッシュメモリ22上に存 在すると扱われるため、このデータN2のライトはキャ ッシュにヒットし、ライン i 上のアドレスAw+8に相 当するデータがN2に更新される[図3の34参照」。 【0073】最後に、隣接するアドレスAw+12に4 バイトのデータN3がライトされる [図3の(5)参 **照]。ヒット・ミス判定時にはアドレスAwから1ライ** ン16バイト分のデータがキャッシュメモリ22上に存 在すると扱われるため、このライトはキャッシュにヒッ トし、ライン i 上のアドレスAw+12に相当するデー タがN3に更新される[図3の35参照]。

【0074】以上、NO、N1、N2、N3のライトに よってキャッシュ・ラインi上のデータがすべて書き換 えられており、メインメモリ2 1 上のアドレスA wから 1ライン16バイト分のデータ36よりも新しい。した がって、ラインiに別のアドレスのデータを格納する時 には、まずライン i のデータをメインメモリ2 l に書き 戻す必要がある [図3の(6)及び37参照]。

【0075】図3に示す本発明の一実施例による動作例 と図7に示す従来の動作例とを比較すると、アドレスA wに値N3をライトした後には同一の結果が得られてい る。すなわち、キャッシュ・ラインiは値NO、N1, 50 N2, N3を保持している [図3の35及び図7の4

6].

【0076】しかしながら、従来例ではこの結果を得る ためにメインメモリ21からキャッシュ・ラインiへの リード [図7の(17)]を行っているのに対し、本発 明の一実施例ではこのリードを行っていない。したがっ て、本発明の一実施例では従来例よりも高速に結果を得 るととができる。

15

【0077】図3において、キャッシュ・ミス時にメイ ンメモリ21からキャッシュ・ラインへのデータリード が不要な理由を説明する。あるキャッシュ・ライン i 上 10 のデータが複数のライト動作ですべて更新される場合、 最初のライトが起こしたキャッシュ・ミスでメインメモ リ2 l からキャッシュ・ライン i ヘデータを転送して も、メインメモリ21から転送されたデータは複数のラ イト動作ですべて上書きされてしまうため、キャッシュ ・ライン i が保持する最終結果はライトデータの値のみ に依存し、メインメモリ21の内容には依存しない。し たがって、メインメモリ21からキャッシュ・ラインへ のデータリードは不要である。

【0078】一般的には、あるキャッシュ・ライン上の 20 データが複数のライト動作ですべて更新される保証はな いため、メインメモリ21の内容と対応するキャッシュ ・ラインのデータの内容との整合性を保つにはキャッシ ュ・ミス時にメインメモリ21の内容をキャッシュ・ラ インにリードする必要がある。しかしながら、マルチメ ディアアプリケーション等ではしばしばキャッシュ・ラ イン上のデータが複数のライト動作ですべて更新される ととが保証される。

【0079】例えば、圧縮されたビデオ画像をソフトウ ェアで伸張することを考える。伸張されたビデオ画像は 30 数百キロバイト程度のフレームバッファに連続して書込 まれるため、フレームバッファ領域に対応するキャッシ ュ・ラインはすべての内容が更新される。マルチメディ アアプリケーション、特にビデオ画像を扱うアプリケー ションでは大量のデータをフレームバッファに書込むと とが多く、不要なリード動作を省略することによる高速 化の効果も大きい。

【0080】図6に示す従来のキャッシュ制御手法に従 う通常のライト命令(書込み、ストア)と、図2に示す 本発明の一実施例によるキャッシュ制御手法に従うライ 40 ト命令とは汎用プロセッサ1の命令セット10中に夫々 別の命令として用意し、アプリケーションソフトウェア のプログラマが使い分ける。

【0081】なぜなら、あるキャッシュ・ライン上のデ ータが複数のライト動作ですべて更新されるかどうかを 汎用プロセッサ 1 上の何らかのハードウェア機構で判断 することは不可能だからである。また、高級言語コンパ イラが同様の判断を下すことも困難だからである。

【0082】とのように、汎用プロセッサ1の命令セッ ト10中に従来のキャッシュ制御手法に従う通常のライ 50 【符号の説明】

ト命令(書込み、ストア)11と、図2に示す本発明の 一実施例によるキャッシュ制御手法に従うキャッシュ・ ミス用ライト命令12とを夫々別の命令として用意し、 キャッシュ・ミスの処理を行う必要がある時にキャッシ ユ・ミス用ライト命令12によって書込みアドレスに相 当するメインメモリ21のアドレスからデータを読込む ことなく、キャッシュ・ラインを書込みデータで更新 し、そのラインのVビット及びMビットの双方を"1" にセットすることによって、あるキャシュ・ライン上の データをすべて更新する場合、ライト・ミス時のメイン メモリ21からキャッシュ・ラインへのリードを省略し てその処理を高速化することができる。

16

【0083】 このため、メインメモリ21のアドレスか らデータを読込む時間を削減することができる。 よっ て、連続したアドレスへ大量のデータを書込む時のキャ ッシュ・ミス処理を高速化することができ、そのキャッ シュ・ミス処理を含むソフトウェアの実行速度を改善す るととができる。

[0084]

【発明の効果】以上説明したように本発明によれば、メ インメモリと、メインメモリに格納されたデータの一部 を保持するキャッシュメモリとを含むキャッシュメモリ システムにおいて、キャッシュメモリに対するライトキ ャッシュ・ミスが発生した際に当該ライトキャッシュの データを格納するキャッシュメモリのアドレスを選択 し、その選択されたアドレスに対応するキャッシュメモ リのデータが有効か無効かを判定し、当該データが無効 と判定された時に当該データに対応するメインメモリの データをキャッシュメモリに読込むことなくライトキャ ッシュ時のデータを選択されたアドレスに書込むことに よって、連続したアドレスへ大量のデータを書込む時の キャッシュ・ミス処理を高速化することができ、そのキ ャッシュ・ミス処理を含むソフトウェアの実行速度を改 善することができるという効果がある。

【図面の簡単な説明】

【図 1 】本発明の一実施例によるキャッシュメモリシス テムの構成を示すブロック図である。

【図2】本発明の一実施例によるデータライト時の動作 を示すフローチャートである。

【図3】本発明の一実施例によるデータライト時の動作 を示す図である。

【図4】従来例によるキャッシュメモリシステムの構成 を示すブロック図である。

【図5】従来例によるデータリード時の動作を示すフロ ーチャートである。

【図6】従来例によるデータライト時の動作を示すフロ ーチャートである。

【図7】従来例によるデータライト時の動作を示す図で ある。

18

17

1 汎用プロセッサ

2 メモリシステム

- 10 命令セット
- 11 ライト命令(書込み、ストア)
- 12 キャッシュ・ミス用ライト命令
- 20 メモリ制御回路
- 21 メインメモリ


*22 キャッシュメモリ

23 97

- 24 バリッドピット
- 25 モディファイビット 、
- 26 データ
- 27 キャッシュ・ライン

*


(図1)




メインメモリ

(図4)


【図3】




【図2】




【図7】



【図5】



【図6】



Japanese Laid-Open Patent Application No. 2000-29788

[0060]

Figure 2 is a flow chart showing the operation during data writing according to the embodiment of the present invention. The operation during data writing according to the embodiment of the present invention will be described with reference to Figure 1 and Figure 2.

[0061]

Assume that a write request to write the address AW data to the cache memory 22 is provided from the general purpose processor. The memory control circuit 20 searches for a line 27 having a tag 23 value that matches the upper bit of the address Aw (Figure 2, step S1).

[0062]

If a line 27 having a tag 23 value matching the upper bit of the address Aw exists and this line is the line i, the memory control circuit 20 checks the V bit 24 of the line i (Figure 2, step S 2). If the V bit 24 is "1", the data of the line i is rewritten (Figure 2 the step S 3) because the line i includes the target data (cache hit). Also, the memory control circuit 20 sets the M bit of the line i to "1" (Figure 2, step S 4), to indicate that the data on the cache line i is newer than the data in the memory 21.

[0063]

In the cache memory 22, when the line having a tag 23 value that matches the upper bit of the address Aw does not exist or even when the line exists, the V bit 24 is "0", the target data is not present in the cache memory 22 (cache miss). Therefore, the memory control circuit 20 selects an appropriate line (the line j) (Figure 2, step S 5) and then writes the data to the line j (Figure 2, step S 9).

[0064]

In this regard, the memory control circuit 20 checks the V bit 24 and M bit 25 of the selected line j (Figure 2, step S 6 and S 7). If the both are "1", the line j holds data which is newer than the data in the main memory 21. Thus, the data of line j is written back to the corresponding address of the main memory 21 (Figure 2, step S 8), after which, data is written into the line j (Figure 2, step S 9).

[0065]

Subsequently, the memory control circuit 20 sets the V bit 24 and M bit 25 of the line j to "1" (Figure 2, step S 10), to indicate that the data on the cache line i is newer than the data in the main memory 21. In the same manner as in the case of a read cache miss, the value j of the line 27 is appropriately selected according to the address Aw value and the use condition of each line. As this method is publicly known, detailed description shall be omitted.

[0066]

Figure 3 shows the operation during data writing according to the embodiment of the present invention. How to speed up the process during a cache miss will be described based on the embodiment of the present invention with reference to Figure 3.

[0067]

As in the operation shown in Figure 7, Figure 3 shows the exchange of data between the main memory 21 and the cache memory 22 that is controlled by the cache memory control method, when data is written into consecutive addresses. It also shows the changing of data in the cache memory 22 and the main memory 21.

[0068]

In this case, as shown in Figure 7, it is assumed that the data size of a cache line is 16 bytes and the size of data to be written is 4 bytes, and subsequently, these four 4 byte data N0, N1, N2, and N3 are written one by one from the address Aw of the main memory 22. Also, as in Figure 7, the data of address Aw is not present in the cache memory 22 at the start of the process and the cache line i, which is scheduled to hold the address Aw data, stores indefinite values: U0, U1, U2, and U3 (Refer to 31 of Figure 3).

[0069]

First, the operation in the case where a request to write the value N0 into the address Aw is provided is considered (Refer to (1) of Figure 3). As the address Aw data is not present in the cache, a cache miss takes place. However, unlike the conventional technology, in the embodiment of the present invention, data M0, M1, M2 and M3 for one line from the address Aw of the main memory 21 is not read into the cache line i, and among the data in line i, only U0 which corresponds to the 4 byte data from the address Aw of the line i data is overwritten with N0 (Refer to (2) and 32 of Figure 3).

[0070]

Among the line i data, the data corresponding to the addresses Aw+4, Aw+8 and Aw+12 are the indefinite U1, U2 and U3, which do not reflect the values M1, M2 and M3 of the main memory 21. However, in the judgment of a cache hit/miss, line i is regarded to hold 16 bytes of data per line, from the address Aw of the main memory 21.

[0071]

Next, the 4 byte data N1 is written to the adjacent address Aw+4 (Refer to (3) of Figure 3). In the hit/miss judgment, since it is regarded that 16 bytes of data per line from the address Aw is present in the cache memory 22, a hit occurs in the cache for this data N1 write operation, and data corresponding to the address Aw+4 in the line i is updated with N1 (Refer to 33 of Figure 3).

[0072]

Subsequently, the 4 byte data N2 is written to the adjacent address Aw+8 (Refer to (4) of Figure 3). In the hit/miss judgment, since it is regarded that 16 bytes of data per line from the address Aw is present in the cache memory 22, a hit occurs in the cache for this data N2 write operation, and data corresponding to the address Aw+8 in the line i is updated with N2 (Refer to 34 of Figure 3).

[0073]

Finally, the 4 byte data N3 is written into the adjacent address Aw+12 (Refer to (5) of Figure 3). In the hit/miss judgment, since it is regarded that 16 bytes of data per line from the address Aw is present in the cache memory 22, a hit occurs in the cache for this data N3 write operation, and data corresponding to the address Aw+12 in the line i is updated with N3 (Refer to 35 of Figure 3).

[0074]

As described above, all data on the cache line i is rewritten with N0, N1, N2 and N3, and the data is newer than the 16-byte line data 36 from the address Aw in the main memory 21. Therefore, when a different address data is stored in the line i, the data in the line i should be written back to the main memory 21 [Refer to 37 and (6) of Figure 3].

[0075]

Comparing the operation from the embodiment of the present invention shown in Figure

3 with the conventional operation example shown in Figure 7, after the value N3 is written into the address Aw, the same result is obtained. In other words, the cache line i holds the values N0, N1, N2 and N3 (Refer to 35 of Figure 3 and 46 of Figure 7).

[0076]

However, whereas reading from the main memory 21 to the cache line i is executed in the conventional example ((17) of Figure 7) in order to obtain this result, such reading is not executed in the embodiment of the present invention. Thus, in the embodiment of the present invention, the result can be obtained faster than in the conventional example.

[0077]

Figure 3 describes the reason why reading of data from the main memory 21 to a cache line is not necessary at the time of a cache miss. In the case where all data in a cache line i is updated by a number of write operations, even when data from the main memory 21 is transferred to the cache line i due to a cache miss caused by the first write operation, all data transferred from the main memory is overwritten by plural write operations. Therefore, the final result stored in the line i is only dependent on the write data value and is not dependent on the content of the main memory 21. Thus, the reading of data from the main memory 21 to the cache line is not necessary.

[0078]

Generally, all data in a cache line is not guaranteed to be updated by plural write operations. Therefore, to maintain the consistency between the content of the main memory 21 and the content of the corresponding cache line data, it is necessary to read the content of the main memory 21 to the cache line when a cache miss occurs. However, in multimedia applications, all data on a cache line is guaranteed to be updated by plural write operations.

[0079]

For example, it is assumed that a compressed video image is decompressed by using software. Since the decompressed video image is successively written into an approximately several hundred-kilobyte frame buffer, all content of the cache line corresponding to the frame buffer area is updated. In multimedia applications, especially in applications for video images, a large amount of data is often written into the frame buffer, contributing to the acceleration of the process by omitting unnecessary read operations.

[0080]

A general write command (write, store) based on the conventional cache control method shown in Figure 6 and the write command based on the cache control method from the embodiment of the present invention shown in Figure 2 are prepared as separate commands in a command set 10 in the general purpose processor 1 and used in accordance with the intended use by an application software programmer.

[0081]

This is because it is impossible to judge if all data on a cache line can be updated by plural write operations in any hardware unit on the general purpose processor 1. In addition, it is difficult for a high level language compiler to make such a judgment.

[0082]

As just described, a general write command (write, store) 11, based on the conventional cache control method in the command set 10 of the general purpose processor 1 and the write command 12 for a cache miss, based on the cache control method in the embodiment of the present invention shown in Figure 2 are prepared as separate commands. When cache miss processing is required, the cache line is updated with the write data and the V bit and M bit of the line is set to "1" without reading data from the address of the main memory 21 corresponding to the write address according to the command 12 for a cache miss, thereby resulting to the updating of all data on the cache line. In this case, it is possible to omit the reading from the main memory 21 to the cache line, and speed up the process.

[0083]

This makes it possible to reduce the time for reading data from the address of the main memory 21. Thus, cache miss processing in writing a large amount of data to consecutive addresses can be speeded up and the execution speed of software including the process for a cache miss can be improved.

[0084]

[Effects of the Invention]

As described above, according to the present invention, in the main memory and the cache memory system including a cache memory for maintaining part of data stored in the main memory, a cache memory address is selected to store the write cache data at

the time of a cache miss. It is judged whether the cache memory data corresponding to the selected address is valid or invalid. If the data is judged as being invalid, data in the write cache is written into the selected address without reading the main memory data corresponding to the data to the cache memory. This makes it possible to speed up cache miss processing in writing a large amount of data to consecutive addresses and improve the execution speed of software including cache miss processing.





Figure 2





Main memory data cache line Aw+12 ж 3 Highre 3 [図3] AW+B AW-4 AV N キャッシュ・ライン1のデータ 2 2 N 2 Av+12 US N3 (4) アドレスAw+Bに 値N25イト (3) アドレスAドナ4に 倒N 1シイト e line 1 data

Request for writing a value No into address hw Write value 140 into address Aw

Write value NI into address Aw+4 Write value N2 into address Aw+8

Write value N3 into address Awt12





- (11) Request for writing value NO into address Aw
- (12) Write value No into address Aw
- (13) Write Value N1 into address Aw+4
- (14) Wrik value N2 into address Aw+8
- (15) Write Value N3 into address AW+12

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.